BEST AVAILABLE COPY

CLIPPEDIMAGE= JP354022179A

PAT-NO: JP354022179A

DOCUMENT-IDENTIFIER: JP 54022179 A

TITLE: SEMICONDUCTOR SWITCHING ELEMENT

PUBN-DATE: February 19, 1979

INVENTOR-INFORMATION: NAME TERASAWA, YOSHIO MIYATA, KENJI OKAMURA, MASAHIRO

OIKAWA, SABURO OGAWA, TAKUZO

ASSIGNEE-INFORMATION:

NAME COUNTRY HITACHI LTD N/A

HITACHIELD

APPL-DATE: July 20, 1977

APPL-NO: JP52086021

INT-CL (IPC): H01L029/74;H01L029/76

US-CL-CURRENT: 257/112,257/135

ABSTRACT:

PURPOSE: To increase the operation velocity by reducing the carrier to be injected to the base layer by short-circuiting the base layer of the transistor region to the anode electrode as well as drewing out quickly the carrier injected into the base layer under the diode region to extinguish the carrier.

COPYRIGHT: (C)1979, JPO& Japio

07/16/2002. EAST version: 1.03.0002

19日本国特許庁

公開特許公報

①特許出願公開

昭54—22179

5)Int. Cl.² H 01 L 29/74 H 01 L 29/76

識別記号

50日本分類 99(5) F 1 99(5) F 3 宁内整理番号 7021 - 5F 6603 - 5F 砂公開 昭和54年(1979)2月19日

発明の数 1 審査請求 未請求

(全 5 頁)

50半導体スイッチング楽予

類 昭52--86021

23出

20特

复 昭52(1977)7月20日

切発 明 者 寺沢義雄

日立市幸町3丁目1番1号 株式会社日立製作所日立研究所内

同 宮田健治

日立市幸町3丁目1番1号 株

式会社日立製作所日立研究所内

同 岡村昌弘

日立市幸町3丁目1番1号 株

式会社日立製作所日立研究所内

拉発 明 者 及川三郎

日立市幸町3丁目1番1号 株式会社日立製作所日立研究所内

同 小川卓三.

日立市幸町3丁目1番1号 株式会社日立製作所日立研究所内

卯出 類 人 株式会社日立製作所

東京都千代田区丸の内一丁目5

番1号

郊代 理 人 弁理士 高橋明夫

明 細 魯

発明の名称 半導体スイッチング素子

特許請求の範囲

1. 一方の導電型を有する第1の半導体基体の一 方の表面に他方の導電型を有する第1の半導体 領域を持つ第1の半導体構造と、一方の導電型 を有する第2の半導体基体の一方の表面に他方 の導電型を有する第2の半導体領域、第2の半 導体溶体化接して他方の側に他方の導電型を有 する第3の半導体領域、第3の半導体領域に接 して第2の半導体基体とは反対側に一方の導電 型を有する第4の半導体領域を持つ第2の半導 体構造と、一方の導電型を有する第3の半導体 基体の一方の表面に他方の導電型を有する第5 の半導体領域、第3の半導体薪体に接して他方 の表面に他方の導電型を有する第6の半導体領 歳を持つ第3の半導体構造を有し、上配第1. 第2、第3の半導体基体上與4の半導体領域が 至いた返せし、と記載1、第2、第5の中等体 要做你是《四属题》、《宽阔》、诗文《中寒中 領域が互いに連結し、かつ第1,第2 および第5の半導体領域に共通した第1 電極を接続しし、上記第1の半導体議体 および第4の半導体領域の一部に第2 電極を接続し、上記第6の半導体領域に第3 電極を接続して構成され、第1の半導体領域の間に形成される接続して構成され、高接を分析を表現の間に形成の上記第1の発達を決けている空間電流をしたのような、上記第1のの半導体領域の少なくとも1部を平均では、第5の半導体領域の少なくとも1部を平均では、第5の半導体領域の少なくとも1部を平均では、第5の半導体領域の少なくとも1部を平均では、第5の半導体領域の少なくとも1部を平均では、第5の半導体領域の少なくとも1部を平均では、第5の半導体領域の少なくとも1部を平均では、第5の半導体領域の少なくとも1部を対象である。

2 第1の半導体領域の少なくとも1部を、一方の導電型としたことを特徴とする特許請求の範囲第1項記載のスイッチング案子。

発明の詳細な説明

本発明は電界効果型の半導体スイッチング素子 に乗り、特にスイッチングスピードの速の改良さ に生涯子構造を有するスイッチング素子に関する。 生活性のエニュニュニ 構造のサイリスタ化比べて高温特性が良好なこと、 ゲートターンオフ動作時に電流集中が起きないこ と、高速スイッチング動作が可能なこと、臨界電 圧上昇率が大きいことなどの特長を有した高性能 業子である。

第2図は従来の選界効果型スイッチング宏子の 他の例の断面図で、12Aは半導体n型基体3の (3)

電流となるとともに、これとほぼ等しい電流がア ノードにも流れる。この電流は第3図(A)の t f 区 間に示すように非常にゆつくりと尾を引いて徐々 に減少して行き、0 に達する。普通 t d = 2 μ sec t f = 15 μ sec 程度である。

他側主面上に形成されたp型ゲート、10Aは同じ主面上のゲート12Aの間に形成された n・型カソードである。この構造を有する衆子ではゲート12Aの横方向抵抗は比較的小さく、大電流をしや断することは可能であるが、このままではターンオフ時間が短くならない欠点があつた。

第3図外は第2図の素子を第3図個のように接続した場合のゲートターンオフ時の電流波形を複式的に描いたものである。 し=0でスインチ S が 対してゲートに逆パイアスが印加されると、ゲート・カンード間接合を通して逆万向ゲート電流となり、がれる。このときの電流波形はゲートのダートへの拡散性に依存する。時刻し=しせになるとカンード付近のキャリャはほとんどゲートに引き出されてなくなり、ゲート・カンード間接合から空間電がのびて来てチャンネル配をピンチオウになる。このためカンード電流「m は時刻しせでしたなる。して以後は素子の n ベース 8 内に残つているキャリャがゲート 1 2 A へ流れこんで、ゲート

子 名特性に対してのみその効果が発揮されるのが通 例であつた。

(4)

さらに電界効果型サイリスタを高周波用スイツ チング素子として使用するためには、ターンオフ 時におけるアノード電流の減衰を速くしてスイツ チングエネルギ損失を小さくする必要がある。第 2図に示す公知の電界効果型サイリスタは、 N・ N-P・層からなるダイオード領域aとPN-P 腐からなるトランシスタ領域りからなる。からる 構造の第子では、ターンオフ用のゲート電圧を低 くするためにゲート層12Aの間隙Wを狭くする 必要がある。したがつて、N・カソード暦10A が吹くなつてしまり。このように有効な導通面積 が小さくなる以外に、ダイオード領域るに対する トランジスタ領域bの占める割合が少なくとも2 倍以上になつてしまう。なぜならばゲート電極4 の幅をカソード電極3と同じ程度かそれ以上にす ることにより、ゲートー カソード間の抵抗を小さく して、メーンオフレヤすくする必要があるからで ある。そして行のオン状態になっては、トランジ

スク領域ものよ。接合が順バイアスされているので、トランジスタ領域ものN - 層にキャリアが注入されている。このキャリアが再結合により消滅し終るまでアノード電流が流れ続ける。このように第2回に示す公知の電界効果型サイリスタでは、ダイオード領域もの約2倍以上の体積を有するドランジスタ領域ものドー 構内の多数のキャリアが生入されるので、ターンナフ時におけるアノード電流の域衰が遅くなつてしまう大きがある。

本発明の目的はからる党をの技術からび集子構造の持つ欠点を徐いてメーンオフ用ゲート電圧とオン電圧が低く、かつメーンオフ時間も超い高速スイッチング素子を提供するにある。

本発明の目的は、トランジスタ領域(第2図の b)のN・層をアノード電優に短絡して、N・層 に注入されるキャリアを少なくすると共に、ダイ オード領域(第2図の a)のN・層に注入された キャリアを迅速にアノード電優に引き出して消滅 するととによつて、ターンオン時間の短い高速ス インチング署子を提供するにある。

(7)

一方第2図に示した従来の電界効果スイッチンク素子では、カソード電極の幅が10μmすなわちゲート層12Aの間の間原が20μmの場合、前記比率は比=10 = 0.25と非常に小さくなる。したがつて、本発明ではPベース層P。同士の間隙 a を挟くして低いゲート電圧でターンオフできるようにしても、従来の電界効果スイッチング累子に比較して通電できる電流値を10~50倍にできる。このように本発明はターンオフ用ゲート電圧を大きくしないで電流容量を大きくてきる特長がある。

サイリスタのPベース質P」の漢方向抵抗が大きくなると、サイリスタ破合の全領域でゲートーカノーで開連電圧的油化よるメーシェス動作がほ

一方 P ペース M P 』 の幅(第4 図 に示すサイリスタ 領域 b の幅)を広くしてサイリスタ 接合の面積を広くし、ウェハ表面上でカソード電極3 の占める割合が大きくなるようにする。すなわち定格電流が大きくなるようにする。例えば P ペース M P 』 の幅 b を、ゲートーカソード間送電圧印加(ゲートに負、カソードに正)によりサイリスタ

(8)

ド同時には起きなくなり、局部加熱破壊が起きやすくなる。これを防止するために、Pベース層 P。の満方向抵抗が大きくならないように、低抵抗のP型リード層5をカンード層側から拡散して Pベース層 P。に接続する。さらにゲートーカンード間に印加できる逆電圧を大きくするため、ゲート4とカソード3間に露出している PNN・層表面を発験物7で被優して、ゲートーカンード間の射圧を大きくする。

ターンオフ時にN-ベース層8に残存している 注入キャリアをアノード電極2へ速く引き出して、 ターンオフタイムを短かくするために、ベース層 8N-をN形の低抵抗層6Ns*でアノード電極2 に短絡する。との場合、前記短絡層6Ns*をサイ リスタ邸りの外側に配置して、サイリスタ部りの 全面で低い一様に電流が流れるようにする。また 短絡層Ns*をサイリスタ部り以外の領域すなわち 類電流が流れないPN-接合の真下に設けること により、この領域にP・N-接合がある場合によ へこい、こへのキャーノアの庇人量を少なくできる。 第4図の構造では、Ns*層を全く設けないで、アノード層P・がアノード電極の全面にある過程入り、合きのでは、N・ド電極の全面にある違正ので、内では、P・N・接合からできる。したがらないできる。したがクラーンは、N・ローンは、M

本実施例の特長をスイッチング動作に基づいて 以下に説明する。

(a) アノードーカソード間(以下A-K間も略称)

に順電圧を印加すると、P・N・N・ダイオート部 a が順バイアスされてダイオート電流

 ioが流れる。N・層 8 と N 層 9 に注入された
 多量のキャリア(例 io≥10A/cmで注入キャリアの浸度は1×10¹⁰個/cm³以上)が、隣接し

(11)

一方 A ー K 間の電圧 var は電源電圧まで漸次上 昇してゆく。したがつてターンオフ時の電力損 失 f var i a dt を小さくするためには、アノー ド電硫 i a を極力小さくする必要がある。この ことは高周波のスイッチング動作において、特 に重要となる。ターンオフ時のt。以後におけ るアノード電流 i a を小さくするためには、

N~層8に残存している注入キャリアを短時間に来子外へ指き出すか、あるいはキャリアのライフタイムを短かくすればよい。後者の方法で短いくすればよとな欠点がある。が大きの方法を第6図を参照して説明する。ターンオフトにないて、よい、において、よい、ならはなど、で表でであり、この場合ののN・がのです。N~個個では、ix=V,/ことないで、の回復では、ix=V,/ことないで、の回復では、ix=V,/ことないで、からアノーが電空2に流入するキャリア、電空2に流入するキャリア、電空2に流入するキャリア、電空2に流入するキャリア、電空2に流入するキャリア、電空2に流入するキャリア、電空2に流入するキャリアを短時間に

たサイリスタ部 b の N - P 』 , P 。 N 接合に拡 故により成入する。その結果サイリスタ部 b の ほご全領域が瞬間的にターンオンする。したが つて本発明素子は、ターンオンタイムが著しく 短かく(例約 0.1 μ S)また、ターンオン時の 電力損失が非常に小さく、さらにゲート近傍の 局部で最初にターンオンする従来のサイリスタ に比較して d i / d t 耐量が大きい特長がある。

(b) ターンオフタイムを短かくしてターンオフ時の電力損失を著しく小さくできる。時刻ti(第5回)でゲートのスイッチS。をオンしてゲートーカソード間に選圧E。を印加するとPN-NN・ダイオードの逆回復電流icが流れる。 J:接合近傍のN-層8とP。層のキャリア故が少なくなり、J。接合に空乏層が形成されるので、時刻t。においてアノード電流i、は急波する。)

しかしながら、時刻t。以後においてもまだ N- 層8にキャリアが残存しているれめ第5図 に示すようにアノード電流iaが流れ続ける。

(12)

正孔)数Nは

$$N = \int_{t_{s}}^{t_{3}} \frac{i_{R}}{q} dt = \frac{1}{q r_{s}} \int_{t_{2}}^{t_{3}} V_{s} dt$$

$$= \frac{\langle V_{s} \rangle}{q r_{s}} (t_{3} - t_{2}) \cdots \cdots (1)$$

ととに $\langle V_J \rangle$ は時刻 $t_1 \sim t_3$ での V_J の平均値、q は累重荷。

アノード電極面でのキャリア(電子、正孔)の 両結合速度は無限大とみなせるので、キャリアは 瞬間的に消滅する。したがつて N - 必からアノー ド電優 2 へ短時間にキャリアを流出すればよい。 そのためには(1)式からわかるように、抵抗r. を できるだけ小さくすればよい。

本発明では N_s^* 層 6 の抵抗をできるだけ小さくして、ターンオフタイムを短かくし、ターンオフ時の電力損失を著しく減少できる。

第7図は本発明の他の実施例である。第4図と 同様に電流流通に寄与しない領域 - c部にNs*層 6を設けるほか、Ns*層6Aをダイオード領域 a ので、肖7の気軽にも致けて、ターンオフタイム をさらに短かくしたものである。この場合はさら た、ターンオン時にサイリスク領域らにもける J、接合に流れる電流が大とたるのでオン速度が 早くなる効果がある。

図面の前単な説明

第1図かよび第2図は従来の半導体スイッチング素子の新面図、第3図はそのメーンオフ時代がける各部電流成形図、第4図は本発明の主義病列やすのは、そのメーンオフ時の各部電流・電圧及形図、第6図は本発明のNo 音の動作を説明するための図、第7図は本発明の心の実施例の新面図である。

2 … アノード電極、 3 … カソード電極、 4 … ダー ト電極、 5 … リード用拡散層、 6 …低低抗 N 層、 7 … P 型拡散層、 8 … N = ベース層、 9 … N 層、 1 0 …低低抗 N 層。

代理人 并理士 高橋明夫

(15)

第 4 図









